资源精灵
资源投诉
资源基本信息

IC芯片设计中的静态时序分析实践-[美]J.巴斯卡尔(J.Bhasker)-isbn:9787111706861.pdf

《IC芯片设计中的静态时序分析实践》深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法,涉及了包括互连线模型、时序计算和串扰等影在内的响纳米级电路设计的时序的重要问题,并详细解释了在不同工艺、环境、互连工艺角和片上变化(OCV)下进行时序检查的方法。详细介绍了层次化块(Block)、全芯片及特殊IO接口的时序验证,并提供了SDC、SDF及SPEF格式的完整介绍。

发布时间: 2024-04-01 12:04:38

文件大小: 共计 1 个文件

发布者: 匿名用户

资源来源: book123

资源售价: 8金币 会员所有资源免费

资源状态: 【实时检测】链接已失效
其他相似资源

相似资源加载中...

1.本站会员获取资源无需消耗金币。
2.获取资源后可以在「个人中心」48 小时内无理由退金币。
3.为防止资源链接失效,请及时转存文件。
资源目录结构

以下文件快照生成于9 个月前。(只展示部分的文件和文件夹)
📢:可能存在部分资源被网盘官方屏蔽。

全部文件 全部文件 N/A

IC芯片设计中的静态时序分析实践-[美]J.巴斯卡尔(J.Bhasker)-isbn:9787111706861.pdf IC芯片设计中的静态时序分析实践-[美]J.巴斯卡尔(J.Bhasker)-isbn:9787111706861.pdf N/A

网站声明

请认真阅读以下说明,您只有在了解并同意该说明后,才可继续访问本站。

1. 全站链接通过程序自动收集互联网公开分享链接,本站不储存、复制、传播任何网盘文件,也不提供下载服务。

2. 资源精灵遵守相关法律法规,坚决杜绝一切违规不良信息,如您发现任何涉嫌违规的网盘信息,请立即向网盘官方网站举报,并及时反馈给我们进行屏蔽删除。同时您必须了解并同意本站《用户协议》,严禁搜索非法关键词。

3. 资源精灵高度重视知识产权保护和个人隐私保护,如有网盘链接侵犯您的合法权益,请立即向百度网盘官方网站举报,并参见本站《版权说明》提供书面材料联系我们屏蔽删改。

4. 资源精灵作为非经营性网站,所有服务仅供学习交流使用。

小提示:

  • 本站会员获取资源无需消耗金币。
  • 本站资源有很多,如果发现资源失效或者不符合预期,在页面上方的搜索框重新搜索相似的资源即可。
  • 使用金币获取资源后可以在「个人中心」48 小时内无理由退金币。
  • 为防止资源链接失效,请及时转存文件。